Inicio Cadence Plataforma EDA para diseño de chips JedAI

Plataforma EDA para diseño de chips JedAI

1331
0

Mediante el uso de algoritmos para procesar los datos procedentes de las distintas herramientas empleadas para el diseño y la verificación, la plataforma EDA para diseño de chips JedAI proporciona una mayor eficiencia en el diseño de SoCs.

Cadence, especialista en suministro de tecnología computacional para el diseño de sistemas electrónicos, presenta una herramienta software para facilitar el diseño de chips, a la que bien podríamos definir parafraseando a El señor de los anillos: un administrador para gestionarlas a todas [las herramientas utilizadas para todos el proceso de diseño del chip].

Para ello, la plataforma EDA para diseño de chips JedAI (de Joint Enterprise Data and AI) hecha mano del análisis del conjunto de datos (big data) que generan las distintas herramientas que forman parte del proceso de diseño de un microchip, empleando para ello la inteligencia artificial, con el objetivo final de agilizar la fase de diseño.

Cubre todos los pasos y fases de los procesos de diseño y verificación del SoC, optimizando múltiples ejecuciones de distintos motores. De esta forma, Cadence responde al incremento en el coste de desarrollar un SoC a medida que la tecnología evoluciona, evolución visible en el decremento de los nanómetros (nm).

JedAI actúa como un unificador de los datos de las distintas plataformas de inteligencia artificial de la misma Cadence, como Verisium (para verificación), Cerebrus (para implementación), y Optimality (para la optimización del sistema), además de ser una plataforma abierta a incluir sistemas de gestión del ciclo de vida del silicio de terceras partes.

Posibilidades para el diseñador

La presente plataforma puede manejar datos tanto estructurados como no estructurados, incluyendo datos de diseño tales como formas de onda y cobertura en la verificación funcional, formas físicas, informes de análisis de timing/alimentación/voltaje/variación, diseño RTL, especificaciones netlist y SDC en la implementación del diseño.

Plataforma EDA para diseño de chips JedAI

También admite datos de cargas de trabajo tales como runtime, uso de memoria y de espacio de almacenamiento, metadatos de las entradas para cada una de las tareas y dependencias entre ellos.

Obviamente, también acepta datos de flujos de trabajo, como las herramientas y la metodología empleados para la creación de un diseño.

Entre sus campos de aplicación, encontramos las comunicaciones de la 5G, la computación en hiperescala, aplicaciones móviles o del sector automotriz entre otras.Tenemos todos los detalles de la nueva plataforma JedAI en su página web.

DEJA UNA RESPUESTA

Por favor ingrese su comentario!
Por favor ingrese su nombre aquí

Este sitio usa Akismet para reducir el spam. Aprende cómo se procesan los datos de tus comentarios.