\nEl divisor 74LS93 (TTL).<\/b><\/a>
\nDivisor por 16<\/b><\/a>
\nDivisor por 8 BCD<\/b><\/a>
\nDivisor por\u00a06<\/b><\/a>
\nDivisor por 9<\/b><\/a>
\nDivisor por 10<\/b><\/a>
\nDivisor por 12<\/b><\/a>
\nEl divisor decimal 74LS90 (TTL).<\/b><\/a>
\nDivisor por 10 en BCD<\/b><\/a>
\nDivisor por 2, 4 y 5<\/b><\/a>
\nDivisor por 2, 4, 8 y 9<\/b><\/a><\/p>\n
INTRODUCCI\u00d3N.<\/h3>\n
Cuantas veces a lo largo del d\u00eda necesitamos llevar una cuenta de eventos, es un hecho que se produce de forma continua en infinidad de ocasiones, de manera tan simple que no reparamos en ello. Lo que realmente estamos haciendo cuando llevamos una cuenta, es cuantificar una serie de hechos repetitivos, estableciendo una cuenta de una serie de estos en un tiempo dado, el resto, muchas veces lo despreciamos.<\/p>\n
Nos ocuparemos de los contadores digitales, uno de los requisitos m\u00e1s comunes en un equipo digital es el contador. Y el elemento contado, m\u00e1s com\u00fan tiene que ver con el tiempo. Desde un reloj digital b\u00e1sico (incorporado en la mayor\u00eda de los equipos controlados digitalmente) a los cron\u00f3metros de intervalo y el contador de eventos, la necesidad de los circuitos contadores es muy grande.<\/p>\n
Debido a esto, se requieren contadores para diferentes rangos de conteo y en todo tipo de circunstancias. Por ejemplo, un reloj digital simple, requiere de un contador decimal para las posiciones de unidades de segundos y minutos. Visto esto, vamos a estudiar una serie de circuitos integrados utilizados habitualmente como contadores, entre los que destacaremos la funci\u00f3n de dividir como parte central. Un divisor, no es otra cosa que un contador al que se le aplica la condici\u00f3n de reiniciar su cuenta al llegar al final de la cuenta establecida por el usuario, como margen.<\/p>\n
De hecho, los contadores son tan importantes en tantas y tan diferentes aplicaciones, que los tipos de CI’s contadores se han dise\u00f1ado para familias de l\u00f3gica TTL y CMOS. Algunos cuentan adelante para los relojes e intervalos de tiempo; otros cuentan abajo mostrando el tiempo que queda hasta alg\u00fan evento. Algunos se dise\u00f1an espec\u00edficamente para mostrar en modo decimal, mientras otros est\u00e1n en binario y a\u00fan otros, tienen un selector de rangos de cuenta. La lista de capacidades y opciones es bastante extensa, dejando mientras al dise\u00f1ador del circuito con s\u00f3lo la tarea de seleccionar el CI particular de las mejores prestaciones.<\/p>\n
Una se\u00f1al digital, est\u00e1 compuesta por una sucesi\u00f3n de impulsos llamados frecuencia que, proceden de un elemento que los genera o los procesa, en algunos casos, estos pulsos no siempre son uniformes, ni sim\u00e9tricos. La parte que, en estos momentos nos interesa de esta se\u00f1al es muy concreta, tratamos de contar cuantos pulsos se producen en un tiempo establecido (intervalo), este tiempo si no se especifica lo contrario, es el segundo. Partiendo de esta condici\u00f3n, la cuenta que realizamos de una se\u00f1al, se llama frecuencia. La frecuencia de una se\u00f1al, se puede obtener te\u00f3ricamente con la formula: 1Hz = 1\/ segundo<\/b>. El m\u00e9todo alternativo para el c\u00e1lculo es\u00a0 medir el tiempo entre dos repeticiones (per\u00edodo) y luego calcular la frecuencia (f) rec\u00edproca as\u00ed:<\/p>\n
Contar en electr\u00f3nica, como en otras disciplinas es un hecho muy com\u00fan. Debido a que tenemos dispositivos que nos ayudan a realizar estas tareas, a continuaci\u00f3n vamos a estudiar algunos circuitos integrados con los que podemos realizar tanto divisiones como cuentas.<\/p>\n El ciclo de servicio o rendimiento (duty cycle<\/b>) de cualquier forma de onda rectangular se refiere al porcentaje del ciclo de la se\u00f1al que permanece alto, en l\u00f3gica 1. Si la se\u00f1al pasa la mitad de su tiempo en l\u00f3gica 1 y la otra mitad en l\u00f3gica 0, tenemos una forma de onda con un ciclo de servicio o rendimiento del 50 %. Esto describe una onda perfecta, sim\u00e9trica cuadrada.<\/p>\n Digamos que, dependiendo del ‘c\u00f3digo’ establecido internamente por el fabricante del circuito integrado, podemos optar entre un contador binario<\/b> o decimal<\/b>, par\u00e1metro a tener muy en cuenta a la hora de utilizar cada tipo. Un contador digital b\u00e1sicamente es binario, y es cierto que, mediante una circuiter\u00eda externa mas o menos sencilla, podemos\u00a0convertir un contador binario, en contador decimal.<\/p>\n Hemos tratado diferentes contadores y distintos sistemas de uso, en est\u00e1s p\u00e1ginas, entre dichos documentos podemos encontrar, distintas aplicaciones que utilizan estos dispositivos, sin embargo no hemos estudiado con detalle los contadores como tal. Aqu\u00ed, veremos estos detalles y en algunos, sus diagramas de tiempo, para una mejor comprensi\u00f3n de lo descrito. Consideramos conveniente que se sigan los diagramas con detalle, es<\/a> fundamental para su comprensi\u00f3n y posterior aplicaci\u00f3n cuando sea necesario.<\/p>\n Vamos a describir aqu\u00ed, c\u00f3mo se comporta un divisor de frecuencias. Trataremos de frecuencias (en lugar de pulsos individuales que lleguen al azar a intervalos), si aplicamos un tren de pulsos de frecuencia fija a un contador comenzamos a notar algunas caracter\u00edsticas interesantes y algunas relaciones \u00fatiles, entre la se\u00f1al de entrada y la se\u00f1al de salida.<\/p>\n El divisor digital, m\u00e1s simple es el compuesto por una b\u00e1scula o flip-flop, elemento \u00e9ste que puede Este es, un ejemplo sencillo de un divisor de impulsos, puede observarse que de cada dos impulsos introducidos en A, en la salida Q, nos entrega la mitad, la puerta I<\/b> es un inversor que se ha dispuesto en esa posici\u00f3n para evitar en lo posible los estados indeterminados que suelen aparecer en este tipo de b\u00e1sculas cableadas.<\/p>\n Otro ejemplo de un divisor sencillo es, la b\u00e1scula D con puertas NOR que se muestra a la izquierda, s\u00f3lo tiene una entrada de datos, debido a haber aplicado un inversor entre las entradas R y S, \u00e9stas, siempre estar\u00e1n en oposici\u00f3n, lo que evitar\u00e1 la posibilidad de indeterminaci\u00f3n, adem\u00e1s se le ha dotado de una entrada de se\u00f1al de reloj. Observamos que la salida Q = 1, cuando en la se\u00f1al de reloj est\u00e1 a nivel l\u00f3gico 1 y al mismo tiempo D = 1. Pasa a Q = 0 cuando haya ca\u00eddo D a 0 l\u00f3gico y simult\u00e1neamente la se\u00f1al de reloj pasa de nuevo a 1, es decir, la salida se presenta con el nivel alto de la se\u00f1al de reloj, lo que se llama nivel activo de reloj.<\/p>\n El estado de salida se presenta \u00fanicamente en el instante en que la se\u00f1al de reloj pasa de nivel l\u00f3gico bajo a alto. Como vemos, la b\u00e1scula D es una modificaci\u00f3n de la b\u00e1scula R-S, que mediante un inversor intercalado entre sus entradas R-S, elimina la posibilidad de indeterminaci\u00f3n que presenta aquella.<\/p>\n El circuito de un flip-flop tipo D, es algo m\u00e1s que el circuito de una b\u00e1scula tipo D, aunque parece muy similar, tambi\u00e9n tiene una \u00fanica entrada de datos y una de reloj.\u00a0 Es bastante m\u00e1s complicado, la diferencia b\u00e1sica est\u00e1 en la nueva forma de utilizar la se\u00f1al de reloj.<\/p>\n A veces, en los circuitos digitales, interesa asegurar que no pueda cambiar un dato de entrada durante el intervalo de ser transferido este dato a la salida entonces, se utiliza lo que se conoce como la t\u00e9cnica de ‘flanco de disparo’. Por consiguiente, llamaremos b\u00e1scula a los elementos que utilicen el nivel activo de reloj y flip-flop a los que utilicen el flanco de subida o disparo.<\/p>\n Un flip-flop tipo D, est\u00e1 constituido por dos b\u00e1sculas como entradas y una tercera b\u00e1scula para la salida. Las b\u00e1sculas de entrada est\u00e1n interconectadas entre s\u00ed de forma que, al pasar la se\u00f1al de reloj del nivel l\u00f3gico bajo al nivel alto, se produce la entrada de estados complementarios de la b\u00e1scula de salida.<\/p>\n A la derecha se muestra el s\u00edmbolo del flip-flop J-K. El flip-flop J-K generalmente es el m\u00e1s utilizado, por ser el m\u00e1s vers\u00e1til y sofisticado. Es similar a la b\u00e1scula R-S, dispone de dos entradas de preselecci\u00f3n \u00e9stas denominadas J-K, as\u00ed como una entrada de reloj para su sincronizaci\u00f3n. La particularidad m\u00e1s gen\u00e9rica de los flip-flop J-K es que suelen estar controlados por el flanco descendente o de bajada de la se\u00f1al de reloj, justo al contrario que lo hacen los flip-flop tipo D. Nota.<\/b> Las entradas negadas en los s\u00edmbolos, generalmente se representan con un peque\u00f1o circulo junto al cuerpo del s\u00edmbolo. En este caso, el dato se transferir\u00e1 a la salida y se indica con el circulo por el flanco de bajada del CLK.<\/p>\n Para conectar los flip-flop J-K, disponemos de dos formas de configurar su activaci\u00f3n:<\/p>\n El flip-flop J-K, act\u00faa como se indica: si una de sus entradas tienen un nivel l\u00f3gico 1 y la otra un nivel l\u00f3gico 0, la salida Q se pondr\u00e1 a 1 o a 0 con el flanco de bajada de la se\u00f1al de reloj y permanecer\u00e1 en este estado de salida, al igual que ocurre con la b\u00e1scula R-S. Si ambas entradas est\u00e1n a nivel l\u00f3gico 0, cuando lleguen los impulsos de reloj no cambiar\u00e1, sin embargo si sus dos entradas est\u00e1n a nivel l\u00f3gico 1, el flip-flop cambiar\u00e1 sus salidas con cada bajada del impulso de reloj; esto es lo que se llama trabajar en modo ‘balanceo’\u00a0 (toggle en ingl\u00e9s). Este modo de trabajar es debido a que los niveles de las entradas J-K, se almacenan durante el tr\u00e1nsito del impulso de reloj, no cambiando durante ese tiempo su estado el biestable, una vez llega el siguiente flanco de bajada es cuando los datos almacenados hacen balancear el flip-flop.<\/p>\n Resumiendo, el funcionamiento del filp-flop J-K (maestro-esclavo), cuando J = K = 1, invierte el estado de las salidas Q y \/Q con cada impulso de la se\u00f1al de reloj.\u00a0Este efecto, requiere de dos pasos de la se\u00f1al de reloj para que el nivel de Q vuelva al estado inicial, esto realmente ha dividido la se\u00f1al de reloj por dos. Todos estos son descritos con sobriedad en las lecciones de electr\u00f3nica digital.<\/p>\n Un contador digital como es el circuito integrado 74LS393 <\/b><\/a>es un divisor algo m\u00e1s complejo, se trata de un dispositivo constituido por un doble contador binario en su interior, cada uno formado por cuatro flip-flop Maestro-Esclavo, conectados de modo que nos permite realizar contadores de 4 bits (se pueden considerar dos 74LS93 <\/b>en una c\u00e1psula) .<\/p>\n Como ejemplo entiendo que es suficiente lo anteriormente descrito, ahora vamos a abordar los circuitos integrados digitales comerciales, lo habitual en este caso ser\u00eda hablar de los 74LS90 (decimal), 74LS92 (binario), 74LS93 (divisor de 4 bits), los patillajes DIL de los actuales y sus respectivas estructuras, se muestran a continuaci\u00f3n.<\/p>\n En la figura 04, puede apreciarse el modo de conexi\u00f3n interna entre sus patillas, atenci\u00f3n a la tabla de verdad adjunta, tratando de comprender la secuencia de conteo seguida. El reloj CP es una se\u00f1al negada y el reset maestro MR, permite poner a 0 la cadena de 4 filp-flop T, simult\u00e1neamente.<\/p>\n En la siguiente figura 06, presentamos el modo de configurar las entradas y salidas para conseguir un divisor por 8 y con salida codificada en BCD. Si comparamos esta figura con la anterior figura 05, podemos apreciar la aparente y sutil variaci\u00f3n del resultado de conectar la salida QD (patilla 11) a las patillas 2 y 3 de puesta a cero, lo que hace que al llegar a 8 el contador dicha salida reponga a 0000, dando como resultado el reinicio del contador y por tanto del divisor.<\/p>\n La forma de conectar el 74LS93, para obtener un divisor por 6 es muy sencilla, obs\u00e9rvese el esquema de la figura 07 con su diagrama de tiempos y trate el lector de comprender su funcionamiento. Recordar que el primer FF es un divisor por 2 y la segunda entrada CKB corresponde a un segundo divisor por 8, formado por los 3 F-F restantes que conforman al 74LS93.<\/p>\n Como ya se ha mencionado los impulsos aplicados a la entrada CKA, su salida QA por la (patilla 13), se aplica de nuevo a la entrada CKB (patilla 1) de la cadena de divisores siguientes, la salida QB se aplica a R01 y la salida QC a R02 y de este modo conseguimos nuestro objetivo. Esto esta muy bien, ya que estamos tratando de una serie de divisores en cadena y si pensamos un poco lograremos estos objetivos, no obstante parece menos viable conseguir un divisor por un n\u00famero impar. <\/a>La respuesta, la podemos ver a continuaci\u00f3n.<\/p>\n Con el fin de obtener la divisi\u00f3n por 9, hemos interconectado nuestro 74LS93 del modo que se aprecia en la figura 08. Como siempre, los impulsos se aplican a la entrada CKA y son recogidos en la salida S.<\/p>\n La salida S es la uni\u00f3n entre la salida QD y la R02, como puede verse. Observar que el impulso de salida tiene un <\/a>ancho de dos pulsos de entrada.<\/p>\n Para obtener un divisor por 10, el conexionado de las entradas y salidas del circuito integrado 74LS93 o similar, se debe corresponder con lo descrito en la figura 09 que se muestra debajo de estas l\u00edneas.<\/p>\n A fin de obtener un divisor por 12, muy utilizado (en su momento) en la generaci\u00f3n de relojes electr\u00f3nicos por su particularidad, podemos obtener si conectamos en un 74LS93 o similar, sus patillas seg\u00fan lo descrito en la figura 10.<\/p>\n Por su versatilidad y utilidad en m\u00faltiples montajes que se han realizado desde siempre en la industria y en algunas aplicaciones descritas en estas p\u00e1ginas, describiremos la capacidad como divisor decimal, del circuito integrado 74LS90.<\/p>\n Este circuito integrado est\u00e1 compuesto por tres Flip-Flop Maestro-Esclavo y una b\u00e1scula RS, dispone de dos entradas diferenciadas de reloj CPA para el primer Flip-Flop y CPBD, para B y D. Conectados de modo que nos proporcionan un divisor por dos y un divisor por cinco, separados, las entradas de conteo est\u00e1n inhibidas y las cuatro salidas puestas a cero l\u00f3gico o a una cuenta binaria codificada a decimal (BCD) de nueve mediante l\u00edneas de reset directas con puertas. Como se puede apreciar en la imagen de la anterior figura 09, la salida QA no est\u00e1 conectada internamente a las siguientes etapas de conteo para una mayor<\/a> independencia y versatilidad.<\/p>\n En la siguiente figura 12, mostramos la forma de obtener una divisi\u00f3n por 10 en c\u00f3digo BCD mediante el circuito integrado 74LS90, este circuito est\u00e1 muy utilizado por la industria durante mucho tiempo y hacemos hincapi\u00e9 en que se comprenda el funcionamiento de este dispositivo ya que es la base para comprender los divisores digitales que se emplean en muchos de los procesos de la industria.<\/p>\n Para el divisor por 5 utilizando el 74LS90, disponemos de dos formas distintas para conseguir este tipo de divisor, en la figura 13, se muestra una de las dos formas posibles sin necesidad de ninguna puerta adicional.<\/p>\n En la siguiente figura 14, presentamos la segunda forma de conseguir el divisor por 5, en esta ocasi\u00f3n se utiliza el segundo grupo de b\u00e1sculas o flip-flop disponibles en el dispositivo 74LS90.<\/p>\n En la figura 15, se muestra la forma de conectar el 74LS90 para conseguir que \u00e9ste divida por 9.<\/p>\n![\"\"](\"https:\/\/www.diarioelectronicohoy.com\/blog\/imagenes\/2020\/04\/periodo.gif\")
<\/a> F1<\/strong><\/p>\n\n
\n
EL DIVISOR DIGITAL ELEMENTAL.<\/h3>\n
![\"\"](\"https:\/\/www.diarioelectronicohoy.com\/blog\/imagenes\/2020\/04\/fig_01-300x119.gif\")
<\/a>Consideremos un flip-flop con una sucesi\u00f3n continua de pulsos de reloj y con una frecuencia fija, como el que se muestra a la derecha. Notamos tres hechos \u00fatiles sobre las se\u00f1ales de salida, vistas\u00a0en Q y Q’:<\/p>\n\n
![\"\"](\"https:\/\/www.diarioelectronicohoy.com\/blog\/imagenes\/2020\/04\/fig_5-9-300x298.gif\")
<\/a>estar formado por dos transistores y unos pocos componentes o por dos puertas l\u00f3gicas conectadas en realimentaci\u00f3n. En primer lugar, al tratar con flip-flops, alguien err\u00f3neamente, puede pensar que una frecuencia, s\u00f3lo se puede dividir por n\u00fameros pares, la divisi\u00f3n de una frecuencia por un n\u00famero impar tambi\u00e9n es posible, como veremos m\u00e1s adelante.<\/p>\n![\"\"](\"https:\/\/www.diarioelectronicohoy.com\/blog\/imagenes\/2020\/04\/fig_5-10.gif\")
<\/a>Fig. 3<\/p>\n![\"\"](\"https:\/\/www.diarioelectronicohoy.com\/blog\/imagenes\/2020\/04\/ff_jk_simbol.gif\")
<\/a><\/p>\n\n
![\"\"](\"https:\/\/www.diarioelectronicohoy.com\/blog\/imagenes\/2020\/04\/74ls393-300x216.gif\")
<\/a>![\"\"](\"https:\/\/www.diarioelectronicohoy.com\/blog\/imagenes\/2020\/04\/909293-300x198.gif\")
<\/a><\/a>
\nFig. 5<\/p>\nEL DIVISOR 74LS93 (TTL).<\/h3>\n
![\"\"](\"https:\/\/www.diarioelectronicohoy.com\/blog\/imagenes\/2020\/04\/74ls393-2-300x215.gif\")
<\/a><\/a>Fig. 6<\/p>\nEL DIVISOR POR 16 EN BINARIO.<\/h3>\n
![\"\"](\"https:\/\/www.diarioelectronicohoy.com\/blog\/imagenes\/2020\/04\/divbin16-300x289.gif\")
<\/a><\/a>Fig. 7<\/p>\nEL DIVISOR POR 8 EN BCD.<\/h3>\n
![\"\"](\"https:\/\/www.diarioelectronicohoy.com\/blog\/imagenes\/2020\/04\/div8bcd-300x292.gif\")
<\/a><\/a>Fig. 8<\/p>\nEL DIVISOR POR 6.<\/h3>\n
![\"\"](\"https:\/\/www.diarioelectronicohoy.com\/blog\/imagenes\/2020\/04\/div6-286x300.gif\")
<\/a>Fig. 9<\/p>\nEL DIVISOR POR 9.<\/h3>\n
![\"\"](\"https:\/\/www.diarioelectronicohoy.com\/blog\/imagenes\/2020\/04\/div9-300x213.gif\")
<\/a>Fig. 10<\/p>\nEL DIVISOR POR 10.<\/h3>\n
![\"\"](\"https:\/\/www.diarioelectronicohoy.com\/blog\/imagenes\/2020\/04\/div10-300x199.gif\")
<\/a><\/a>Fig. 11<\/p>\nEL DIVISOR POR 12.<\/h3>\n
![\"\"](\"https:\/\/www.diarioelectronicohoy.com\/blog\/imagenes\/2020\/04\/div12-300x173.gif\")
<\/a><\/a>Fig. 12<\/p>\nEL DIVISOR DE DECIMAL 74LS90.<\/h3>\n
![\"\"](\"https:\/\/www.diarioelectronicohoy.com\/blog\/imagenes\/2020\/04\/74ls90int-300x110.gif\")
<\/a>Fig. 13<\/p>\nEL DIVISOR POR 10 EN BCD.<\/h3>\n
![\"\"](\"https:\/\/www.diarioelectronicohoy.com\/blog\/imagenes\/2020\/04\/div10_ls90-300x277.gif\")
<\/a><\/a>Fig. 14<\/p>\nEL DIVISOR POR 2, 4 Y 5.<\/h3>\n
![\"\"](\"https:\/\/www.diarioelectronicohoy.com\/blog\/imagenes\/2020\/04\/div5-238x300.gif\")
<\/a>Fig. 15<\/p>\n![\"\"](\"https:\/\/www.diarioelectronicohoy.com\/blog\/imagenes\/2020\/04\/div5_2-265x300.gif\")
<\/a><\/a>Fig. 16<\/p>\nEL DIVISOR POR 2, 4, 8 Y 9.<\/h3>\n
![\"\"](\"https:\/\/www.diarioelectronicohoy.com\/blog\/imagenes\/2020\/04\/div9_ls90-300x297.gif\")
<\/a>Fig. 17<\/p>\n