Proyecto europeo para diseñar la memoria del futuro

El proyecto TRAMS tiene como objetivo garantizar que las memorias de los futuros procesadores a escala nanométrica y con capacidad de teraflops sean robustas, fiables, tolerantes a fallos, energéticamente eficientes y con prestaciones avanzadas.

La Universitat Politècnica de Catalunya (UPC) lidera un proyecto europeo para diseñar la memoria de los computadores del futuro. La iniciativa, denominada Terascale Reliable Adaptive Memory Systems (TRAMS), es un proyecto de investigación colaborativa tipo FET (Future Emerging Technologies) aprobado por la Comisión Europea, dentro del séptimo Programa marco de Investigación y Desarrollo Tecnológico. En el proyecto participa un consorcio de universidades y empresas formado, además de la UPC, por el centro de investigación en nanotecnología IMEC, la Universidad de Glasgow y la empresa Intel Corporation Iberia.

Se espera que en la próxima década, como resultado de la continua miniaturización de los transistores y la consecuente mejora de prestaciones, tal como describe la Ley de Moore (Gordon Moore, fundador de Intel Corporation), un solo chip pueda realizar billones de operaciones por segundo y que permita un flujo de varios billones de bytes por segundo. Estas impresionantes capacidades de computación transformarán no sólo el flujo de proceso de los grandes centros de datos y servicios de computación, sino también la potencia de consumo y la capacidad funcional de los computadores personales, los dispositivos de comunicación, así como todos los productos electrónicos de ocio y de aplicaciones domésticas.

Sin embargo, los dispositivos transistor de tamaño nanométrico que incorporarán los nuevos procesadores informáticos serán muy susceptibles de defectos y fallos de fabricación, manifestarán una variabilidad de parámetros sin precedentes y, en general, ofrecerán una baja fiabilidad de funcionamiento. El proyecto TRAMS quiere ser un puente para garantizar sistemas de computación fiables, eficientes en cuanto a consumo energético, y avanzados en cuanto a sus prestaciones de computación. Se investigarán nuevos sistemas de memoria para los procesadores de escala nanométrica y con capacidad de teraflops (es decir, con capacidad para realizar billones de operaciones por segundo).

Garantizar las tecnologías avanzadas

El proyecto está orientado a investigar, pues, la tecnología de dispositivos, transistores, circuitos y sistemas integrados de última generación, es decir, los sistemas que la International Roadmap for Semiconductors(ITRS) incluye como desafíos tecnológicos, así como las nuevas tecnologías que posiblemente le sucedan.

El punto de partida serán las últimas tecnologías CMOS (Complementary Metal Oxide Semiconductor), que son las más utilizadas en la fabricación de circuitos integrados en la mayoría de productos electrónicos. El proyecto incluye el estudio de las nuevas generaciones de chips de tamaños de transistor inferiores a 16 nanómetros (nm) —los actuales son de 32 nm—, y también arquitecturas con dispositivos avanzados (multi-puerta, es decir, controlados desde dos o más electrodos diferentes); asimismo, también se estudiarán los nuevos materiales para puerta y canal que se están diseñando con escalas inferiores a los 10nm (pueden alcanzar los 6 nm).

Por otra parte, en el proyecto también se analizarán las tecnologías emergentes, como los transistores mediante nanohilos, los dispositivos cuánticos, los nanotubos de carbono, el grafeno o la electrónica molecular, que, según se prevé, podrán alcanzar dimensiones inferiores a los 5nm.

Todo este conjunto de nueva tecnología promete un incremento de la densidad de integración de componentes, así como de las prestaciones y funcionalidades, centenas de veces superior a las actuales. Sin embargo, también se espera una dramática reducción de la calidad y fiabilidad de los componentes a esa escala, intensos efectos de degradación, una severa reducción de la relación señal a ruido y una extrema variabilidad de características. Por ello, es preciso investigar en nuevas técnicas y reglas de diseño de circuitos y sistemas, con el fin de poder garantizar sistemas fiables y robustos, a pesar de la reducida calidad de los componentes. Con el fin de poder construir nanosistemas de memoria fiables y robustos, tolerantes a fallos y defectos, a un coste razonable y con reducido esfuerzo por parte del diseñador, el proyecto TRAMS estudiará estos nuevos dispositivos, definirá nuevos paradigmas de diseño e implementará principios de diseño jerarquizado.